一、外延层的基本概念

外延（Epitaxy）是指在经过切、磨、抛等加工的单晶衬底上生长一层新单晶的过程。这层新生单晶层按衬底晶相延伸生长，故称为外延层（Epitaxial Layer），厚度通常为几微米。外延层与衬底可以是同一材料，也可以是不同材料，分别称为同质外延和异质外延。长了外延层的衬底称为外延片。外延生长的方法包括分子束外延（MBE）、金属有机CVD（MOCVD）和气相外延（VPE）等。

二、衬底与外延层的区别

衬底是“底座”，主要提供机械支撑和晶向模板，厚度较大（12英寸晶圆通常约700多微米）。外延层是器件有源区的所在，厚度较薄（数微米至数十微米），其厚度、掺杂浓度、材料组分直接决定器件性能。两者定位差异显著：衬底负责兜底，外延层负责提供器件制作的平台。

三、外延层的作用

1、解决功率器件的击穿电压与导通电阻矛盾

功率器件希望击穿电压高且导通电阻低，但两者在衬底上相互制约——高击穿电压需要高电阻率（轻掺杂），而低导通电阻需要低电阻率（重掺杂）。外延层的解决方案是：采用重掺杂低阻衬底，上覆轻掺杂高阻外延层，器件做在外延层中以耐压，电流从漏极走时低阻衬底降低导通电阻，从而绕过这一矛盾。

2、抑制CMOS电路的闩锁效应

CMOS结构中存在寄生PNP和NPN管，触发后会产生正反馈导致芯片锁死或烧毁。轻掺杂外延层与衬底形成反向偏置PN结，阻挡衬底寄生电流；同时外延层高电阻率可拉高寄生电阻、降低寄生BJT增益，使闩锁更难触发。早期从bulk CMOS转向外延CMOS，很大程度上就是为了解决闩锁问题。

3、实现精确可控的掺杂

衬底掺杂在拉晶时已固定，无法提供薄层、精确可控或渐变掺杂的区域。外延生长可实时调整掺杂剂比例，实现任意浓度、任意梯度甚至多层不同掺杂的结构。此外，外延层的缺陷密度和晶体质量可以优于衬底。

4、支持异质集成

异质外延中衬底与外延层材料不同，如GaN功率器件在硅或SiC衬底上生长GaN，LED中蓝宝石衬底上生长GaN。此时衬底仅起支撑作用，性能完全依赖外延层。

5、提升分立器件性能

在分立二极管中，高掺杂衬底虽串联电阻低但反向击穿电压低，在外延层上制作PN结可兼顾低电阻与高击穿电压。双极晶体管中，外延层可作为掺杂浓度较低的集电区以提高击穿电压。在集成电路中，外延层可用于形成集电极并与衬底实现电性隔离。

‍众壹云服务国内头部晶圆厂达20年，在致力于实现晶圆制造的工艺优化和良率提升的同时，发挥自身优势，推动芯片设计和制造协同。目前我们的AI ADC产品已经在国内头部的晶圆厂中进行了部署，并得到了实地验证，取得了良好的效果。AI ADC产品是为半导体制造商提供的基于机器视觉的自动晶圆缺陷分类的完整方案。通过升级部分高级制程控制（APC），将其与缺陷/良率管理系统（DMS/YMS）的关键指标关联起来，实现缺陷的减少及良率提升。

我们诚挚地欢迎所有有合作意向的客户与我们取得联系，以便能够深入探讨合作事宜，携手探寻互利共赢的发展机遇。我们热切期待与您交流，并且愿意为您提供最优质的服务与支持。