在系统级别设计芯片时缺少什么

来源:众壹云 发布日期:2021-11-05 17:44

左-右)Ansys副总裁兼半导体总经理John Lee;Synopsys设计集团总经理Shankar Krishnamoorthy;Xilinx杰出工程师Simon Burke;加州大学圣地亚哥分校CSE和ECE教授Andrew Kahng。

SE:与过去不同,在高级节点中进行的芯片设计越来越多地使用独特的架构。因此,现在您对每个新设计都有完全不同的问题。我们仍然可以使用分而治之的方法吗,还是现在一切都必须在系统层面处理?

Krishnamoorthy:我们肯定在整个行业中看到了特定于领域的架构。每个人都认为这是大幅提高每瓦性能的一种方式,但每个架构都有自己的一系列挑战。通常,我们看到的是,许多架构都以人工智能培训和推理为目标,从这些芯片是如何构建的,这些挑战是什么,然后为那组应用程序构建非常有针对性的解决方案来具体审视垂直是有意义的。AI垂直依赖于块的大量复制。电源完整性方面有很多挑战,由于电源是一个大问题,超低电压操作也有很多挑战,在访问内存和计算瓷砖之间也存在挑战。我们认为超低电压操作是流程早期推动功率完整性的大好机会,也是在流程的每一步与电源完整性一起进行联合设计的绝佳机会。我们还看到了一个巨大的机会,可以引入与楼层规划和以创新方式处理多个复制块相关的技术,以及进行结构化路由的技术,以相互连接计算瓷砖,减少计算机到内存的延迟,并引入3D-IC技术,我们看到许多延迟优化正在发生。您需要集成驾驶舱来集成计算和内存以及两者之间的所有连接,并将多物理分析引入同一个驾驶舱。可能有几个垂直方向,深入了解这些设计挑战是什么,然后构建自定义解决方案是非常有意义的。我们看到在这些特定的垂直方向上构建这些自定义解决方案的投资回报率非常好。

Burke:如果你看看五年前FPGA工作的市场——特别是数据中心、无线、汽车和手机——你有通用产品,可以部署到任何地方。在数据中心,我们看到了性能要求的提高,以及解决这个问题的硬件专业化。以前,它过去只是关于性能。今天,是关于每瓦的性能。你不能燃烧千瓦的电力来得到答案。因此,您最终专注于优化性能和功率。你看,今天的数据中心CPU是经理多于员工。您将计算卸载到其他东西,无论是FPGA还是ASIC。即使在汽车领域,你也看到了非常专业的硅。它应该有很长的寿命,不会消耗很多电力。你肯定不能在车里燃烧千瓦的电力。在手机业务中,过去有多个不同的供应商解决方案,包括CPU和FPGA。仅出于包装、成本和电源原因,我们看到正在整合成包含所有这些功能的更专业的产品。由于不同的原因,这些市场都在推动这一点,但正在从普遍性转向更专业化、独特的硬件。这对FPGA来说是一个挑战,因为我们的业务是基于您重新编程做任何事情的一般产品,现在专业化开始影响这一点。因此,我们最终在芯片上拥有了更多的IP来处理这些高性能细分市场。随着时间的流逝,我们市场的统一正在增长。

Kahng:有了2.5D专业,行业真的需要关注NRE的可伸缩性——当你对一个产品而不是单个模具有多个模具时,验证和测试负担。为了支持寒武纪硅创新的爆炸,NRE需要以可接受的规模扩大规模,这是该行业在不久的将来将面临的挑战。

Lee:需要跨设计以及分析的分层方法。当我们研究分析时,绝对需要准确的自下而上模型以及准确的自上而下的模型。例如,如果您正在查看特定的复制块,请务必就地查看该块内部,了解其系统级环境及其邻居及其行为。但这些模型需要极其复杂,因为这个特定实例会发生什么,无论是功能块还是多死系统中的芯片,在很大程度上取决于它附近实际发生的事情的逻辑行为。这意味着一套复杂的分层模型,需要多物理意识和行为意识,这是一个我们看到了很多希望和积极兴趣的领域。

SE:我们看到整个行业发生了一些变化,左右移动,并最终打破了传统的筒仓。现有工具可以适应这一点吗,还是在不同的时间我们需要不同的工具?

Kahng:这些工具的适应方式比以前灵活得多。我们看到签收和大量自动调优中嵌入了流程模拟,这有助于实现时间表。我们看到事情在DTCO、寻路和机器学习之前表现得更好。预测有助于减少防护带。EDA供应商正在共同努力,将传统类型的技术更紧密地联系在一起,并减少任何给定迭代的延迟。

Krishnamoorthy:我们使用的术语是系统复杂性,其中几乎所有的传统边界都需要重新审视。我们需要探索跨越这些边界的融合,以获得最佳效果。在过去的五年里,就每瓦性能或任何其他关键指标的性能增幅最大,更快的结果来自跨越传统边界的融合,以实现显著更好的结果。将传感器和分析相结合,真正创建一个连续体,是一个很好的例子,说明我们把显示器和传感器与硅分析和设计签收鲁棒性分析的整个大数据方法相结合。同样,我们基本上正在使用多物理分析,包括所有设计和签收技术,以真正能够对实际问题及其对时序、信号完整性和功率的实际影响进行某种并发分析。这是我们行业的下一个演变,所有这些界限都融合在一起,但我并没有真正看到最终用户从根本上改变工作描述。签收工程师仍在签收,实施工程师仍在实施,但他们的范围正在扩大。传统上,计时标志工程师可能会将一些东西交给[电力]铁路工程师。但现在,计时和铁路工程师正在密切合作,以签下芯片。或者类似地,传统的前端和后端正在进行切换,但在最新的节点上,如果您想获得最好的PPA,就不能再拥有这种模型了。因此,为了获得更好的结果,可以有更多的耦合和学习彼此的领域。它融合了跨技术领域,但也融合了跨客户工作功能,以获得更好的结果。

Burke:我们今天看到的有趣趋势之一是,部分原因是摩尔定律正在放缓,我们正在转向多晶硅模具的解决方案,以获得功能、容量和规模。那些人必须互相交谈。因此,现在我们正在使用中介片和其他新技术,使他们能够更快地以更低的延迟相互交谈。我们过去经常在硅芯片内做这件事。现在,它是跨系统级别的,该解决方案涉及多种技术,这使得整个问题变得更加困难。副作用之一是,现在我们正在推动一个并非所有硅模具都处于同一工艺节点或来自同一硅制造商的环境。您正在将制造商和节点混合在一起,这会使关闭过程复杂化。角落在整个系统中并不完全对齐。它们有不同的定义、不同的电压、不同的规格。这不仅仅是STA(静态定时分析)。这是STA、热、EMIR(电化和红外线)。甚至LVS(布局与原理图)和DRC(设计规则检查)也在某种程度上受到这种推向更复杂的系统级问题的影响。这会影响后端的每个人。

Lee:如果你把这些多个模具放在中介片上,信号传递速度——模具之间的通信——可能会比你必须通过包裹和登机要快得多。我们看到的挑战之一是,电磁干扰或相声的影响越来越大,这种干扰或串扰作用可能会发生在中介片上,甚至与高速SerDes一起死亡。因此,董事会设计师为信号完整性所做的许多技术现在正在带入3D-IC世界。

Burke:从系统角度来看,你可以看到,将两个模具放在中介片上可以加快他们之间的沟通。如果你来自世界的硅面,突然将一半的硅推到单独的模具上会减慢整个速度,因为你必须遇到其他事情,你就会死。这取决于你来自哪里,取决于它是改善还是退化。无论哪种方式,您都可以看到硅设计和包装团队的融合。但当四个模具连接到中介片时,从Die 1到Die 4需要一段时间。很远。你无法打败物理学。是的,你实际上已经死了,但到达那里还需要同样的时间。有很多新技术可以让您缩短从一个模具到另一个模具的物理距离,并获得更低的延迟,同时改善带宽和通信。在这些更机械的物理学中有很多机会——包装解决方案将把我们带到高容量,并限制我们所看到的摩尔定律的放缓。但他们带来了自己的复杂功能。它真的落在后端签收上。一旦你拿回硅,你如何确保系统实际工作并继续工作?

Kahng:随着您从2D世界走出来,系统和技术之间的切换在颠簸规划、分区规划、NoC等方面相当清晰和管理良好,到多死芯片环境中更动态的切换,共同设计的要求要高得多。跨系统和技术边界的抽象水平,以实现高效和可扩展的共同分析,仍然是待定的。

Krishnamoorthy:设计师的整个3D工作流程极其分散。您在一种环境中探索,在不同的环境中构建,在第三个环境中进行分析,并可能在第四个环境中签名。如果您看看我们在SoC设计与模具级设计中取得的收益,我们通过将所有这些东西融合到一个环境中来获得这些收益,以便我们可以显著加快所有这些阶段的共同优化。正是出于这些原因,3D-IC设计已经成熟,可以中断。那里有很多,包括建筑探索之类的东西。当你有一个整体RTL时,你如何决定RTL的哪个部分继续,什么会死?它有一个成本元素,还有一个顶级关闭元素。我们面前有很多非常有趣的问题。但我们需要正确的设计环境,以便在多模具设计中实现这一点。