NIST 开发检测硅芯片上故障晶体管的方法

来源:众壹云 发布日期:2021-11-10 10:02

NIST

最近,NIST 开发了一项新技术,使他们能够确定故障晶体管,还可以计算缺陷总数。大规模集成电路面临哪些挑战,NIST 开发了什么,未来如何帮助半导体生产商?

为什么缩小晶体管通常会降低总产量?

增加晶体管数量 硅芯片几乎总是需要减小晶体管尺寸. 自第一个集成电路以来,晶体管尺寸的减小需要更好的透镜、新的掩模和更短的光波长。然而,随着晶体管功能达到单个纳米,工程师必须克服前所未有的挑战,包括量子效应、解析小于所用光波长的图像以及不断增长的纳米层。

影响半导体晶片良率的一个问题是点缺陷。在半导体生产过程中,单晶中的个别点可能由于多种原因而出现缺陷,包括晶体结构中的空隙、污染物或位错。大型晶体管很少受点缺陷的影响,因为缺陷相对于晶体管的尺寸较小。但是,尺寸类似于缺陷的晶体管将受到严重影响,可能无法正常工作。

这个 对于具有十个晶体管的芯片来说可能不是一个挑战,但现代设备现在可以拥有数十亿个晶体管。如果只有一个晶体管运行不正确,整个设计可能无法正常工作,并且随着晶体管数量的增加,只有一个失败的可能性也会增加。更糟糕的是,一些无法正常工作的晶体管在测试期间可能会被忽视,这可能会影响依赖设备正常运行的产品。

NIST 开发技术来帮助识别和计数有故障的晶体管

最近,美国国家标准与技术研究院 (NIST) 的研究人员 开发了一种技术,可以识别晶体管中的缺陷类型并计算缺陷数量。新方法仅关注在晶体管通道中发现的缺陷,之所以选择这种方法,是因为通道通常是对缺陷最敏感的部分。

目前,工程师可以使用电流分析来检测故障晶体管,但这些方法无法计算可能发生的各种类型的缺陷。为了解决这个问题,NIST 使用了一种称为电检测磁共振 (EDMR) 的方法,它类似于医院中的 MRI。

简而言之,晶体结构中的缺陷会干扰电子流动并通过复合产生带中性电荷的区域。然后将晶体管暴露在微波辐射和强大的外部磁场中。晶体管中的缺陷会在非常特定的微波频率和磁场强度组合下干扰电流。这可用于确定晶体管中的缺陷类型。

此外,该团队利用一种称为双极放大效应 (BAE) 的技术专门针对晶体管的通道。BAE 的使用使研究人员能够克服由空穴和电子在低电流下复合引起的散粒噪声。总的来说,结合这两种方法使研究人员能够确定缺陷的类型及其数量。

了解缺陷如何帮助未来的制造商?

其中一个 用于确定缺陷类型的更明显的应用它们的数量是比较初始晶锭的生产方法和由此产生的成功率的能力。尽管生产锭的条件很严格,但不同晶圆之间仍然存在细微的差异,这可能取决于可控的环境因素。

了解存在的缺陷类型、它们的位置以及它们的总数也可以证明是有用的 包含冗余电路的未来设计. 例如,一个多核 CPU 可以集成 20 个内核,并且可以禁用那些有缺陷的内核。

然而,一些缺陷可能是可以通过的,因此可以使用通常会被停用的核心。

这种测试的另一个潜在用途是预测晶圆中的哪些区域可能有问题,并相应地规划晶圆生产。然而,这将需要一种新的测试方法来在整个晶圆进入生产之前对其进行测试。

虽然目前的测试方法仍局限于实验室,但它在半导体测试领域显示出真正的前景。