追溯芯片封装历史，将单个单元从整个晶圆中切割下来再进行后续封装测试的方式一直以来都是半导体芯片制造的“规定范式”。然而，随着芯片制造成本的飞速提升以及消费市场对于芯片性能的不断追求，人们开始意识到革新先进封装技术的必要性。

对传统封装方式的改革创新，促成了晶圆级封装技术（Wafer Level Package，WLP）的“应运而生”。

晶圆级封装技术可定义为：直接在晶圆上进行大部分或全部的封装、测试程序，然后再进行安装焊球并切割，产出一颗颗的 IC 成品单元。 

晶圆级封装技术与打线型（Wire-Bond）和倒装型（Flip-Chip）封装技术相比 ，能省去打金属线、外延引脚（如QFP）、基板或引线框等工序，所以具备封装尺寸小、电气性能好的优势。

封装行业的领跑者们大多基于晶圆模式来批量生产先进晶圆级封装产品，不但可利用现有的晶圆级制造设备来完成主体封装制程的操作，而且让封装结构、芯片布局的设计并行成为现实，进而显著缩短了设计和生产周期，降低了整体项目成本。

先进晶圆级封装的主要优势包括：

1.    缩短设计和生产周期，降低整体项目成本；

2.    在晶圆级实现高密度 I/O 互联，缩小线距；

3.    优化电、热特性，尤其适用于射频/微波、高速信号传输、超低功耗等应用；

4.    封装尺寸更小、用料更少，与轻薄、短小、价优的智能手机、可穿戴类产品达到完美契合；

5.    实现多功能整合，如系统级封装（System in Package，SiP）、集成无源件（Integrated Passive Devices，IPD）等。

需要强调的一点是，与打线型封装技术不同，用晶圆级封装技术来实现腔内信号布线（Internal Signal Routing）有多个选项：晶圆级凸块（Wafer Bumping）技术、再分布层（Re-Distribution Layer）技术、硅介层（Silicon Interposer）技术、硅穿孔（Through Silicon Via）技术等。

先进晶圆级封装技术，主要包括了五大要素：

1.    圆级凸块（Wafer Bumping）技术；

2.    扇入型（Fan-In）晶圆级封装技术；

3.    扇出型（Fan-Out）晶圆级封装技术；

4.    2.5D 晶圆级封装技术（包含IPD）；

5.    3D 晶圆级封装技术（包含IPD）。

来源：EEWORLD