Cadence Design Systems Inc. 的 Integrity 3D-IC 平台是业界第一个综合性、高容量的 3D-IC 平台，将 3D 设计规划、实施和系统分析集成在一个统一的驾驶舱中。该平台支持 Cadence 的第三代 3D-IC 解决方案，通过集成的热、功率和静态时序分析功能为客户提供系统驱动的功率、性能和面积 (PPA)，用于单个小芯片。

创建超大规模计算、消费、5G 通信、移动和汽车应用的芯片设计人员可以通过 Integrity 3D-IC 平台实现更高的生产力，而不是脱节的逐个芯片实施方法。该平台独特地提供系统规划、集成电热、静态时序分析 (STA) 和物理验证流程，从而实现更快、高质量的 3D 设计收敛。它还结合了 3D 探索流程，利用 2D 设计网表根据用户输入创建多个 3D 堆叠场景，自动选择最佳的最终 3D 堆叠配置。此外，平台数据库支持所有 3D 设计类型，

使用 Integrity 3D-IC 平台的客户可以获得以下功能和优势：

• 通用驾驶舱和数据库： 让 SoC 和封装设计团队同时协同优化整个系统，从而有效地整合系统级反馈。

• 完整的规划系统：  为所有类型的 3D 设计整合了完整的 3D-IC 堆栈规划系统，使客户能够管理和实施原生 3D 堆栈。

• 无缝实施工具集成：通过与 Cadence Innovus ™ 实施系统的直接基于脚本的集成，为具有 3D 芯片分区、优化和时序流的大容量数字设计提供易用性。

• 集成的系统级分析能力： 允许 通过强大的3D-IC设计 的早期电热和跨管芯STA，其允许系统驱动的PPA早期的系统级的反馈。

• 与 Virtuoso ® 设计环境和 Allegro 封装技术协同设计： 允许工程师 通过分层数据库将设计数据从 Cadence 模拟和封装环境无缝移动到系统的不同部分，从而实现更快的设计收敛并提高生产力。

• 易于使用的界面： 包括一个功能强大的用户驾驶舱和一个流程管理器，为设计人员提供了一种统一的交互式方式来运行相关的系统级 3D 系统分析流程。

“Cadence 历来通过其领先的数字、模拟和封装实施产品线为客户提供强大的 3D-IC 封装解决方案，”Cadence 高级副总裁兼 Digital & Signoff Group 总经理 Chin-Chi Teng 博士说。“随着先进封装技术的最新发展，我们看到需要进一步建立在我们成功的 3D-IC 基础之上，提供一个更紧密集成的平台，将我们的实施技术与系统级规划和分析联系起来。随着行业继续朝着不同配置的 3D 堆叠芯片发展，新的 Integrity 3D-IC 平台让客户能够实现系统驱动的 PPA，降低设计复杂性并加快上市时间。”

Integrity 3D-IC 平台是更广泛的 Cadence 3D-IC 解决方案组合的一部分，该组合超越了数字，包括系统和验证以及 IP 功能。更广泛的解决方案通过由 Palladium Z2 和 Protium X2 平台组成的 Dynamic Duo 提供整个系统的硬件和软件协同验证和功率分析。它还通过基于小芯片的 PHY IP 和针对延迟、带宽和功率进行优化的 PPA 提供连接。Integrity 3D-IC 平台提供与 Virtuoso 设计环境和 Allegro 技术、集成 IC 签核提取和 STA 与 Quantus 提取解决方案和 Tempus 时序签核解决方案的协同设计功能，以及集成的信号完整性/电源完整性 (SI/PI)，使用 Sigrity 技术组合进行电磁干扰 (EMI) 和热分析， 新的 Integrity 3D-IC 平台和更广泛的 3D-IC 解决方案组合都建立在卓越的 SoC 设计和系统级创新的坚实基础之上，支持公司的智能系统设计战略。