佳能的NIL技术,挑战EUV!

作者:admin  来源:半导体芯闻  发布时间:2023-11-01  访问量:8349

佳能于2023年10月发布了纳米压印半导体制造设备“FPA-1200NZ2C”。业内专家认为,佳能的设备还需要很长时间才能成为ASML的EUV(极紫外)光刻设备的“竞争对手”。


分析师表示,佳能推出的纳米压印光刻(NIL)半导体制造设备是ASML几乎专门为全球最先进的半导体制造提供的EUV(极紫外)技术。预计该技术还需要很多年的时间与光刻设备相媲美。


2023年10月,佳能发布了FPA-1200NZ2C,这是一款半导体制造设备,采用NIL技术,将刻有电路图案的掩模压到晶圆上的抗蚀剂上,形成电路图案。这项技术不同于 ASML 的 EUV 光刻设备专门使用的光学装置,用于将图案投影到掩模上。


专家表示,佳能的 NIL 技术目前面临几个障碍,包括准确性和对中国的销售。


比利时研究机构imec可持续半导体技术和系统项目经理Cedric Rolin表示:“纳米压印技术在质量上要达到与EUV相同的水平将非常困难。极高。”


美国研究公司 Gartner 研究副总裁 Gaurav Gupta 表示:“至少在未来两年内,ASML 将保持其作为几乎唯一一家能够制造 2 纳米及更新一代半导体芯片的光刻设备供应商的地位。”我认为我们可以通过这样做来维持它。”


他补充说,“佳能的设备可能会受到出口管制,这将阻止中国使用其高端光刻设备。”


“即使良率和吞吐量有所提高,也至少需要两到三年的时间才能投入量产。这是假设一切按预期进行的情况。根据我们的经验,这种创新技术通常需要相当长的时间才能实现。在我们看到任何全面商业化的迹象之前就宣布了。”


佳能在新闻稿中表示,“我们的 NIL 技术可以形成最小线宽为 14 nm 的图案,相当于逻辑半导体制造中的 5 nm 节点。通过改进掩模,我们可以形成最小线宽的图案。”宽度为14纳米,相当于逻辑半导体制造中的5纳米节点,预计还将支持10纳米宽度水平。


图片

“技术是通过商业用途得到证明的,”古普塔说。


“如果半导体制造商宣布他们可以部署纳米压印技术来实现与现有光刻相当或接近的产量和吞吐量,我会更有信心。如果 5nm 节点是可能的,那么 28nm 和 14nm 技术如此有前景,为什么我们正在等待它为 5nm 逻辑做好准备?传统“部署这样的节点不是更容易吗?”


也可能受到法规的约束


Semiconductor Advisors 总裁 Robert Maire表示:“纳米压印技术在存储芯片制造方面具有潜在的应用,它比逻辑更能容忍缺陷问题。”它的分辨率较低,与“现实世界”相去甚远。' 批量生产的解决方案。”


Maire 表示:“纳米压印的永恒挑战和限制是缺陷和对准。佳能凭借日本公司众所周知的不懈工程努力取得了巨大进步。虽然这是值得赞扬的,但基本的技术限制仍然存在。”


佳能声称,“纳米压印设备的好处之一是它可以减少二氧化碳排放。”


“由于新产品不需要特殊波长的光源,因此与光刻设备相比,它可以显着降低功耗。蒸发液滴需要消耗大量能量”(佳能)


Maire表示,“佳能在2014年收购美国德克萨斯州的Molecular Imprints公司时,也获得了部分纳米压印技术。因此,佳能设备受到美国敏感技术向中国的出口限制。这是有可能的。” ”


“此外,日本政府与美国出口管制的合作将成为限制中国获得技术的一个因素,”古普塔说。


“最终,如果佳能的技术被证明足够强大和成熟,足以支持尖端逻辑,美国将与日本政府合作,将同样的技术纳入对中国的出口管制范围内。毫无疑问,他们将增加技术,”他说。先生。